Soutenance de thèse de Rémi Garcia
25 octobre 2023 @ 14 h 30 min - 18 h 00 min
Rémi Garcia, doctorant au sein de l’équipe OGRE, présentera sa thèse intitulée :
« Towards optimized multiplierless arithmetic circuits »
Elle aura lieu le 25 octobre 2023 à 14h30, Amphi du bâtiment 34, UFR S&T
La soutenance sera suivie d’un pot dans le hall du bâtiment 34, auquel vous êtes toutes et tous convié.e.s.
Jury :
- Directeur de thèse : Laurent GRANVILLIERS, Professeur des universités, Nantes Université, LS2N, France
- Encadrante : Anastasia VOLKOVA, Chargée de recherche, Inria, CITI, INSA Lyon, France
- Rapporteurs :
- Olivier SENTIEYS, Professeur des universités, Université de Rennes, Inria, Irisa, France
- Arnaud TISSERAND, Directeur de recherche, CNRS, Lab-STICC UMR6285, France
- Examinateur.rice.s :
- Oscar GUSTAFSSON, Associate professor, Linköping University, Suède
- Christine SOLNON, Professeur des universités, INSA Lyon, CITI, France
- Lilia ZAOURAR, Chercheur expert CEA, CEA List, Saclay, France
Résumé : Les calculs embarqués sont omniprésents et ont besoin d’implémentations efficaces avec des contraintes fortes sur les ressources disponibles. De telles implémentations sont chronophages et requièrent une expertise combinée entre circuits électroniques et arithmétique des ordinateurs.
Cette thèse étudie la conception automatique d’opérateurs de multiplication par plusieurs constantes (MCM), indispensables pour les calculs numériques sur Field-Programmable Gate Array. Derrière une interface simple à utiliser, l’outil proposé dans cette thèse se base sur la modélisation mathématique permettant une exploration automatique d’un grand espace de conception. Une des contributions majeures de cette thèse est l’estimation plus fine du coût matériel pour des opérateurs arithmétiques de base et une formulation sous forme d’un problème d’optimisation. Différentes techniques de recherche opérationnelle ont été explorées, incluant l’utilisation de plans coupants ou de contraintes de cassage de symétries.
Ce travail propose différentes variantes de MCM : de l’utilisation de troncatures internes vérifiant une borne d’erreur de sortie du circuit, à l’intégration de couches de pipelines. Finalement, l’évaluation des méthodes proposée démontre des gains significatifs en consommation de ressources, notamment utilisé pour la conception de filtres numériques.
